



Linko Semiconductor Co., Ltd.
南京凌鸥创芯电子有限公司

LKS32AT039PXL5G6Q9

32bit Compact MCU for Automobile Application

特性

- 48MHz 32 位 Cortex-M0 内核，硬件除法协处理器
- 低功耗休眠模式，MCU 休眠功耗 30uA
- -40~125°C 汽车级工作温度范围
- MCU 使用 2.5V~5.5V 单电源供电。
- 超强抗静电和群脉冲能力

存储

- 32kB flash，带 flash 防窃密功能
- 4kB RAM

时钟

- 内置 4MHz 高精度 RC 时钟
- 内置 64kHz 低速时钟，供低功耗模式使用
- 内部 PLL 可提供最高 48MHz 时钟

外设

- 一路 UART
- 一路 SPI
- 一路 IIC
- 通用 16/32 位 Timer，支持捕捉和边沿对齐 PWM
- 电机控制专用 PWM 模块，支持 6 路 PWM 输出，独立死区控制
- Hall 信号专用接口，支持测速、去抖
- 4 通道 DMA
- 硬件看门狗
- 最多支持 25 路 GPIO

模拟模块

- 集成 1 路 12bit SAR ADC，1.2Msps 采样及转换速率，共 11 通道
- 集成 2 路 OPA，可设置为差分 PGA 模式
- 集成两路比较器
- 集成 8bit DAC 数模转换器，作为内部比较器输入
- 内置 1.2V 0.5%精度电压基准源
- 内置 1 路低功耗 LDO 和电源监测电路
- 集成高精度、低温漂高频 RC 时钟

主要优势

- ✧ 内部集成 2 路高速运放，可满足单电阻/双电阻电流采样拓扑架构的不同需求；
- ✧ 运放输入端口集成电压钳位保护电路，只需要外加两个限流电阻就可实现 MOSFET 内阻直接电流采样；
- ✧ ADC 模块变增益技术，可以和高速运放配合，处理更宽的电流动态范围，兼顾小电流和大电流的采样精度；
- ✧ 集成两路比较器；
- ✧ ESD 及抗干扰能力强，稳定可靠；
- ✧ 高集成度、体积小、节约 BOM 成本
- ✧ 支持 IEC/UL60730 功能安全认证

应用场景

适用于有感 BLDC/无感 BLDC/有感 FOC/无感 FOC 及步进电机、永磁同步、异步电机等控制系统。适用数字电源控制系统。



1 概述

1.1 功能简述

LKS32AT03x 是 32 位内核的面向汽车电子应用的紧凑型 MCU，集成了由 4 对 P-N(或 N-N)功率 MOS 组成的两个 H 桥电路，可直接驱动三相电机绕组，也可以直接驱动步进电机。

- 性能

- 48MHz 32 位 Cortex-M0 内核
- 低功耗休眠模式
- 集成三相全桥自举式栅极驱动模块
- 汽车级工作温度范围
- 超强抗静电和群脉冲能力
- 通过 AEC-Q100 检测认证

- 存储器

- 32kB Flash，带加密功能，带 128 位芯片唯一识别码
- 4kB RAM

- 工作范围

- 双电源供电，MCU 部分采用 2.5V~5.5V 电源供电。
- 工作温度: -40~125°C

- 时钟

- 内置 4MHz 高精度 RC 时钟，-40~105°C精度在±1%之内，-40~125°C精度在±1.5%之内
- 内置低速 64kHz 低速时钟，供低功耗模式使用
- 内部 PLL 可提供最高 48MHz 时钟

- 外设模块

- 一路 UART
- 一路 SPI，支持主从模式
- 一路 IIC，支持主从模式
- 1 个通用 16 位 Timer，支持捕捉和边沿对齐 PWM 功能
- 1 个通用 32 位 Timer，支持捕捉和边沿对齐 PWM 功能；



- 电机控制专用 PWM 模块，支持 8 路 PWM 输出，独立死区控制
- Hall 信号专用接口，支持测速、去抖功能
- 硬件看门狗

● 模拟模块

- 集成 1 路 12bit SAR ADC，1.2Msps 采样及转换速率，共 11 通道
- 集成 2 通道运算放大器，可设置为差分 PGA 模式
- 集成两路比较器
- 集成 8bit DAC 数模转换器
- 内置 $\pm 2^{\circ}\text{C}$ 温度传感器
- 内置 1.2V 0.5%精度电压基准源
- 内置 1 路低功耗 LDO 和电源监测电路
- 集成高精度、低温漂高频 RC 时钟

1.2 主要优势

- 高可靠性、高集成度、最终产品体积小、节约 BOM 成本。
- 内部集成 2 通道高速运放和两路比较器，可满足单电阻/双电阻电流采样拓扑架构的不同需求；
- 内部高速运放集成高压保护电路，可以允许高电平共模信号直接输入芯片，可以用最简单的电路拓扑实现 MOSFET 电阻直接电流采样模式；
- 应用专利技术使 ADC 和高速运放达到最佳配合，可处理更宽的电流动态范围，同时兼顾高速小电流和低速大电流的采样精度；
- 整体控制电路简洁高效，抗干扰能力强，稳定可靠；
- 集成三相全桥自举式栅极驱动模块；
- 集成 LIN PHY
- 集成 5V LDO。

适用于有感 BLDC/无感 BLDC/有感 FOC/无感 FOC 及步进电机、永磁同步、异步电机等控制系统。



1.3 命名规则

	LKS32	MC	037	M	6	S	8	(X)
Device series								
LKS32	= 32bit MCU							
Product type								
MC	= Motor Control Applications							
AT	= Automobile Applications							
Device sub family								
033	= 1 ADC, 2 PGA							
034D	= 1 ADC, 2 PGA, 6N Driver							
034D0	= 1 ADC, 2 PGA, 6N Driver, 5V LDO							
034S	= 1 ADC, 2 PGA, 6N Driver, 5V LDO, DBOOT							
035D,035E	= 1 ADC, 1 PGA, 3P3N Driver, 5V LDO							
033,037,038	= 1 ADC, 2 PGA							
037E,037F,039	= 1 ADC, 2 PGA, 3P3N Driver, 5V LDO							
039PL5	= 1 ADC, 2 PGA, MOS, 5V LDO							
039PL3	= 1 ADC, 2 PGA, MOS, 3.3V LDO							
Pin count								
L	= 16 pins							
H	= 20 pins							
M	= 24 pins							
Y	= 28 pins							
K	= 32 pins							
F	= 40 pins							
C	= 48 pins							
N	= 52 pins							
R	= 64 pins							
V	=100 pins							
Z	=144 pins							
Code size								
4	= 16Kbyte Flash Memory							
6	= 32Kbyte Flash Memory							
8	= 64Kbyte Flash Memory							
B	=128Kbyte Flash Memory							
C	=256Kbyte Flash Memory							
D	=384Kbyte Flash Memory							
E	=512Kbyte Flash Memory							
Package								
P	= TSSOP							
T	= TQFP/LQFP							
Q	= QFN							
S	= SSOP							
H	= BGA							
Temperature range								
6	= -40~85°							
8	= -40~105°							
9	= -40~125°							
Version								
X	= Version, B~Z							

图 1-1 LKS32AT03x 器件命名规则

1.4 系统资源




图 1-2 LKS32AT03x 系统框图



1.5 矢量正弦控制系统




图 1-3 LKS32AT03x 矢量正弦控制系统简化原理图

1.6 步进电机控制系统




图 1-4 LKS32AT03x 步进电机控制系统简化原理图

2 器件选型表

表 2-1 LKS32AT03x 系列器件选型表

	Frequency (MHz)	Flash (kB)	RAM (kB)	ADC ch.	DAC	Comparator	Comparator ch.	OPA	HALL	SPI	IIC	UART	CAN	Temp. Sensor	PLL	QEP	Gate driver	Gate Driver current (A)	Pre-drive supply (V)	Gate floating voltage (V)	Others	Package
LKS32AT039PXL5G6Q9B(C)*	48	32	4	9	8BITx1	2	6	2	3	1	1	1		Yes	Yes						5V LDO	QFN42

* LKS32AT039PXL5G6Q9B 集成了由 4 对 P-N 功率 MOS 组成的四相全桥电路，可直接驱动四相直流电机绕组。



3 管脚分布

3.1 管脚分布图及管脚说明

3.1.1 特别说明

PU 为 Pull-Up 的缩写，下列引脚图中 PU 引脚内置上拉至 AVDD 的电阻：

RSTN 引脚内置 100k Ω 上拉电阻，固定开启上拉，当 RSTN 功能切换为 GPIO 功能后，上拉可以关闭。

SWDIO/SWCLK 内置 10k Ω 上拉电阻，固定开启上拉，当 SWD 功能切换为 GPIO 功能后，上拉可以关闭。由于 SWDIO/SWCLK 与内部 MOS 的驱动相连，所以当 PVDD(MOS 电源)正在供电时，SWDIO/SWCLK 不能通信。

其余红色 PU 引脚内置 10k Ω 上拉电阻，可软件控制开启关闭上拉。

EXTI 引脚为外部中断/GPIO 中断

WK 引脚为外部唤醒引脚，可用于休眠唤醒。

UARTx_TX(RX): UART 的 TX 和 RX 支持互换。当 GPIO 第二功能选择为 UART，且 GPIO_PIE 即输入使能时，可以作为 UART_RX 使用；当 GPIO_POE 使能时，可以作为 UART_TX 使用。一般同一 GPIO 不同时使能输入和输出，否则输入 PDI 会接收到 PDO 发出的数据。

SPI_DI(DO): SPI 的 DI 和 DO 支持互换，当 GPIO 第二功能选择为 SPI，且 GPIO_PIE 即输入使能时，可以作为 SPI_DI 使用；当 GPIO_POE 即输出使能时，可以作为 SPI_DO 使用。一般同一 GPIO 不同时使能输入和输出，否则输入 PDI 会接收到 PDO 发出的数据。



LKS32AT039PXL5G6Q9

管脚分布

3.1.2 LKS32AT039PXL5G6Q9B






图 3-1 LKS32AT039PXL5G6Q9B 管脚分布图

表 3-1 LKS32AT039PXL5G6Q9B 管脚说明

0	GND	芯片地，位于芯片腹部
1	P1_8	P1.8
	SWCLK	SWD 时钟
	HALL_IN2	HALL 接口输入 2
	MCPWM_CH3P	PWM 通道 3 高边
	UART0_TXD	串口 0 发送(接收)
	SCL	I2C 时钟
	TIM1_CH0	Timer1 通道 0
	ADC_TRIGGER	ADC 触发信号输出(用于调试)
	CMP1_IP3	比较器 1 正端输入 3
	PU	内置 10kΩ 上拉电阻，软件可关闭
	EXTI3	外部 GPIO 中断信号 3
	WK6	外部唤醒信号 6
2	P1_6	P1.6
	CMP1_OUT	比较器 1 输出
	HALL_IN1	HALL 接口输入 1
	MCPWM_CH2N	PWM 通道 2 低边
	UART0_TXD	串口 0 发送(接收)
	TIM0_CH1	Timer0 通道 1
	ADC_TRIGGER	ADC 触发信号输出(用于调试)
	ADC_CH7	ADC 通道 7
	CMP1_IP2	比较器 1 正端输入 2
	PU	内置 10kΩ 上拉电阻，软件可关闭
	EXTI2	外部 GPIO 中断信号 2
3	P1_9	P1.9



	SWDAT	SWD 数据
	MCPWM_CH3N	PWM 通道 3 低边
	UART0_RXD	串口 0 接收(发送)
	SDA	I2C 数据
	TIM1_CH1	Timer1 通道 1
	ADC_CH9	ADC 通道 9
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI15	外部 GPIO 中断信号 15
	WK7	外部唤醒信号 7
4	P0_0	P0.0
	MCPWM_BKINO	PWM 停机输入信号 0
	UART0_RXD	串口 0 接收(发送)
	ADC_CH10	ADC 通道 10
	REF	参考电压
	LD015	1.5V LDO 输出
	DAC_OUT	DAC 输出
	EXTI0	外部 GPIO 中断信号 0
	WK0	外部唤醒信号 0
5	P0_2	P0.2
	SPI_DI	SPI 数据输入(输出)
	RST_n	复位引脚, P0.2 默认用作 RSTN。建议接一个 10nF~100nF 的电容到地, 并在 RSTN 和 AVDD 之间放置一个 10k~20k 的上拉电阻。如果外部有上拉电阻, RSTN 的电容应为 100nF。P0.2 可切换为 GPIO, 切换后可关闭 10k Ω 上拉电阻。
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI1	外部 GPIO 中断信号 1
	WK1	外部唤醒信号 1
6	P0_1	P0.1
	SPI_CS	SPI 片选



	OPA0_IP_B	运放 0 正端输入 B，请注意：OPA0 有两组输入信号，如果需要使用 B 组输入，需要设置 SYS_AFE_REG0[5] = 1。
7	P0_3	P0.3
	TIM1_CH0	Timer1 通道 0
	OPA0_IN_B	运放 0 负端输入 B，请注意：OPA0 有两组输入信号，如果需要使用 B 组输入，需要设置 SYS_AFE_REG0[5] = 1。
8	P0_5	P0.5
	HALL_IN1	HALL 接口输入 1
	MCPWM_BKIN1	PWM 停机输入信号 1
	UART0_TXD	串口 0 发送(接收)
	SDA	I2C 数据
	TIM1_CH1	Timer1 通道 1
	ADC_CH2	ADC 通道 2
	CMP0_IP1	比较器 0 正端输入 1
	PU	内置 10kΩ 上拉电阻，软件可关闭
	EXTI3	外部 GPIO 中断信号 3
9	P0_6	P0.6
	HALL_IN2	HALL 接口输入 2
	ADC_CH3	ADC 通道 3
	CMP0_IP0	比较器 0 正端输入 0
	EXTI4	外部 GPIO 中断信号 4
10	GND	芯片地，强烈建议多个地引脚在 PCB 上统一接地
11	AVDD	5V LDO 输出，建议加 1uF 去耦电容到地
12	EN/INH	LIN PHY INH 引脚，同时为 5V LDO 供电使能 EN 引脚。LIN PHY 休眠状态时 INH 浮空，此时如果 EN 外接上拉电阻，则 5V LDO 继续输出 5V 供电；如果 EN 外接下拉电阻，则 5V LDO 停止供电，MCU 掉电。LIN PHY 正常工作情况下，INH 输出为高，LDO 使能 5V 供电输出。 LIN PHY 休眠 SLP_N 通过 MCU P0.4 进行控制，P0.4=0，可以控制 LIN PHY 进入休眠；



		P0.4=1, 可以控制 LIN PHY 进入本地唤醒流程
13	VIN	5V LDO 电源输入, 建议与电源输入串接 51Ω 电阻并就近放置 2.2uF 去耦电容到地, 不建议与 PVDD 直接连接
14	VBAT	LIN PHY 电源输入
15	LIN	LIN 总线, 通过 MCU P1.7 UART0_TXD 功能进行发送, 通过 MCU P0.8 UART0_RXD/WK2 功能进行接收和唤醒
16	VLDO_03	VLDO 输出, 建议就近加 1uF 去耦电容到地
17	PVDD	MOS 电源输入, 建议就近放置 10uF 去耦电容到地
18	PVDD	MOS 电源输入, 建议就近放置 10uF 去耦电容到地
19	OUT_0	第 0 相输出, 由 MCU P0.10 的 MCPWM_CH0P 和 P0.11 的 MCPWM_CH0N 进行控制
20	OUT_0	
21	PGND_0	第 0 相功率地
22	PGND_0	
23	OUT_3	第 3 相输出, 由 MCU P1.8 的 MCPWM_CH3P 和 P1.9 的 MCPWM_CH3N 进行控制。需要注意的是 P1.8/P1.9 上电后为 SWD 引脚, 需要软件设置为 GPIO 功能
24	OUT_3	
25	PGND_3	第 3 相功率地
26	PGND_3	
27	PGND_2	第 2 相功率地
28	PGND_2	
29	OUT_2	第 2 相输出, 由 MCU P0.14 的 MCPWM_CH2P 和 P0.15 的 MCPWM_CH2N 进行控制
30	OUT_2	
31	PGND_1	第 1 相功率地
32	PGND_1	
33	OUT_1	第 1 相输出, 由 MCU P0.12 的 MCPWM_CH1P 和 P0.13 的 MCPWM_CH1N 进行控制
34	OUT_1	
35	VLDO_12	VLDO 输出, 建议就近加 1uF 去耦电容到地
36	P1_4	P1.4
	CMP1_OUT	比较器 1 输出



	MCPWM_BKIN0	PWM 停机输入信号 0
	SPI_CS	SPI 片选
	TIM0_CH1	Timer0 通道 1
	CMP1_IN	比较器 1 负端输入
	PU	内置 10kΩ 上拉电阻, 软件可关闭
	EXTI10	外部 GPIO 中断信号 10
37	P1_3	P1.3
	SPI_CS	SPI 片选
	TIM1_CH0	Timer1 通道 0
	OPA1_IP	运放 1 正端输入
38	P1_5	P1.5
	SPI_DI	SPI 数据输入(输出)
	SCL	I2C 时钟
	TIM1_CH1	Timer1 通道 1
	ADC_CH8	ADC 通道 8
	OPA1_IN	运放 1 负端输入
	CMP1_IP0	比较器 1 正端输入 0
	PU	内置 10kΩ 上拉电阻, 软件可关闭
	EXTI11	外部 GPIO 中断信号 11
	WK5	外部唤醒信号 5
39	P1_2	P1.2
	OPA0_IN	运放 0 负端输入
40	P1_1	P1.1
	OPA0_IP	运放 0 正端输入
	P0_9	P0.9
41	CLKO	时钟输出(用于调试)
	MCPWM_CH0P	PWM 通道 0 高边
	UART0_RXD	串口 0 接收(发送)



	SPI_D0	SPI 数据输出(输入)
	SDA	I2C 数据
	TIM0_CH1	Timer0 通道 1
	ADC_TRIGGER	ADC 触发信号输出(用于调试)
	ADC_CH6	ADC 通道 6
	CMP0_IN	比较器 0 负端输入
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI7	外部 GPIO 中断信号 7
	WK3	外部唤醒信号 3
42	P0_7	P0.7
	UART0_TXD	串口 0 发送(接收)
	SCL	I2C 时钟
	TIM0_CH1	Timer0 通道 1
	ADC_CH5	ADC 通道 5
	OPAx_OUT	运放输出
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI5	外部 GPIO 中断信号 5

LKS32AT039PXL5G6Q9

管脚分布

3.1.3 LKS32AT039PXL5G6Q9C






图 3-1 LKS32AT039PXL5G6Q9B 管脚分布图

表 3-1 LKS32AT039PXL5G6Q9B 管脚说明

0	GND	芯片地，位于芯片腹部
1	P1_8	P1.8
	SWCLK	SWD 时钟
	HALL_IN2	HALL 接口输入 2
	MCPWM_CH3P	PWM 通道 3 高边
	UART0_TXD	串口 0 发送(接收)
	SCL	I2C 时钟
	TIM1_CH0	Timer1 通道 0
	ADC_TRIGGER	ADC 触发信号输出(用于调试)
	CMP1_IP3	比较器 1 正端输入 3
	PU	内置 10kΩ 上拉电阻，软件可关闭
	EXTI3	外部 GPIO 中断信号 3
	WK6	外部唤醒信号 6
2	P1_6	P1.6
	CMP1_OUT	比较器 1 输出
	HALL_IN1	HALL 接口输入 1
	MCPWM_CH2N	PWM 通道 2 低边
	UART0_TXD	串口 0 发送(接收)
	TIM0_CH1	Timer0 通道 1
	ADC_TRIGGER	ADC 触发信号输出(用于调试)
	ADC_CH7	ADC 通道 7
	CMP1_IP2	比较器 1 正端输入 2
	PU	内置 10kΩ 上拉电阻，软件可关闭
	EXTI2	外部 GPIO 中断信号 2
3	P1_9	P1.9



	SWDAT	SWD 数据
	MCPWM_CH3N	PWM 通道 3 低边
	UART0_RXD	串口 0 接收(发送)
	SDA	I2C 数据
	TIM1_CH1	Timer1 通道 1
	ADC_CH9	ADC 通道 9
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI15	外部 GPIO 中断信号 15
	WK7	外部唤醒信号 7
4	P0_0	P0.0
	MCPWM_BKIN0	PWM 停机输入信号 0
	UART0_RXD	串口 0 接收(发送)
	ADC_CH10	ADC 通道 10
	REF	参考电压
	LD015	1.5V LDO 输出
	DAC_OUT	DAC 输出
	EXTI0	外部 GPIO 中断信号 0
	WK0	外部唤醒信号 0
5	P0_2	P0.2
	SPI_DI	SPI 数据输入(输出)
	RST_n	复位引脚, P0.2 默认用作 RSTN。建议接一个 10nF~100nF 的电容到地, 并在 RSTN 和 AVDD 之间放置一个 10k~20k 的上拉电阻。如果外部有上拉电阻, RSTN 的电容应为 100nF。P0.2 可切换为 GPIO, 切换后可关闭 10k Ω 上拉电阻。
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI1	外部 GPIO 中断信号 1
	WK1	外部唤醒信号 1
6	P0_1	P0.1
	MCPWM_CH3N	PWM 通道 3 低边



	OPA0_IP_B	运放 0 正端输入 B，请注意：OPA0 有两组输入信号，如果需要使用 B 组输入，需要设置 SYS_AFE_REG0[5] = 1。
7	P0_3	P0.3
	MCPWM_CH3P	PWM 通 3 高边
	OPA0_IN_B	运放 0 负端输入 B，请注意：OPA0 有两组输入信号，如果需要使用 B 组输入，需要设置 SYS_AFE_REG0[5] = 1。
8	P0_5	P0.5
	HALL_IN1	HALL 接口输入 1
	MCPWM_BKIN1	PWM 停机输入信号 1
	UART0_TXD	串口 0 发送(接收)
	SDA	I2C 数据
	TIM1_CH1	Timer1 通道 1
	ADC_CH2	ADC 通道 2
	CMP0_IP1	比较器 0 正端输入 1
	PU	内置 10kΩ 上拉电阻，软件可关闭
	EXTI3	外部 GPIO 中断信号 3
9	P0_6	P0.6
	HALL_IN2	HALL 接口输入 2
	ADC_CH3	ADC 通道 3
	CMP0_IP0	比较器 0 正端输入 0
	EXTI4	外部 GPIO 中断信号 4
10	GND	芯片地，强烈建议多个地引脚在 PCB 上统一接地
11	AVDD	5V LDO 输出，建议加 1uF 去耦电容到地
12	EN/INH	LIN PHY INH 引脚，同时为 5V LDO 供电使能 EN 引脚。LIN PHY 休眠状态时 INH 浮空，此时如果 EN 外接上拉电阻，则 5V LDO 继续输出 5V 供电；如果 EN 外接下拉电阻，则 5V LDO 停止供电，MCU 掉电。LIN PHY 正常工作情况下，INH 输出为高，LDO 使能 5V 供电输出。 LIN PHY 休眠 SLP_N 通过 MCU P0.4 进行控制，P0.4=0，可以控制 LIN PHY 进入休眠；



		P0.4=1, 可以控制 LIN PHY 进入本地唤醒流程
13	VIN	5V LDO 电源输入, 建议与电源输入串接 51Ω 电阻并就近放置 2.2uF 去耦电容到地, 不建议与 PVDD 直接连接
14	VBAT	LIN PHY 电源输入
15	LIN	LIN 总线, 通过 MCU P1.7 UART0_TXD 功能进行发送, 通过 MCU P0.8 UART0_RXD/WK2 功能进行接收和唤醒
16	VLDO_03	VLDO 输出, 建议就近加 1uF 去耦电容到地
17	PVDD	MOS 电源输入, 建议就近放置 10uF 去耦电容到地
18	PVDD	MOS 电源输入, 建议就近放置 10uF 去耦电容到地
19	OUT_0	第 0 相输出, 由 MCU P0.10 的 MCPWM_CH0P 和 P0.11 的 MCPWM_CH0N 进行控制
20	OUT_0	
21	PGND_0	第 0 相功率地
22	PGND_0	
23	OUT_3	第 3 相输出, 由 MCU P1.8 的 MCPWM_CH3P 和 P1.9 的 MCPWM_CH3N 进行控制。需要注意的是 P1.8/P1.9 上电后为 SWD 引脚, 需要软件设置为 GPIO 功能
24	OUT_3	
25	PGND_3	第 3 相功率地
26	PGND_3	
27	PGND_2	第 2 相功率地
28	PGND_2	
29	OUT_2	第 2 相输出, 由 MCU P0.14 的 MCPWM_CH2P 和 P0.15 的 MCPWM_CH2N 进行控制
30	OUT_2	
31	PGND_1	第 1 相功率地
32	PGND_1	
33	OUT_1	第 1 相输出, 由 MCU P0.12 的 MCPWM_CH1P 和 P0.13 的 MCPWM_CH1N 进行控制
34	OUT_1	
35	VLDO_12	VLDO 输出, 建议就近加 1uF 去耦电容到地
36	P1_4	P1.4
	CMP1_OUT	比较器 1 输出



	MCPWM_BKIN0	PWM 停机输入信号 0
	SPI_CS	SPI 片选
	TIM0_CH1	Timer0 通道 1
	CMP1_IN	比较器 1 负端输入
	PU	内置 10kΩ 上拉电阻, 软件可关闭
	EXTI10	外部 GPIO 中断信号 10
37	P1_3	P1.3
	SPI_CS	SPI 片选
	TIM1_CH0	Timer1 通道 0
	OPA1_IP	运放 1 正端输入
38	P1_5	P1.5
	SPI_DI	SPI 数据输入(输出)
	SCL	I2C 时钟
	TIM1_CH1	Timer1 通道 1
	ADC_CH8	ADC 通道 8
	OPA1_IN	运放 1 负端输入
	CMP1_IP0	比较器 1 正端输入 0
	PU	内置 10kΩ 上拉电阻, 软件可关闭
	EXTI11	外部 GPIO 中断信号 11
	WK5	外部唤醒信号 5
39	P1_2	P1.2
	OPA0_IN	运放 0 负端输入
40	P1_1	P1.1
	OPA0_IP	运放 0 正端输入
	P0_9	P0.9
41	CLKO	时钟输出(用于调试)
	MCPWM_CH0P	PWM 通道 0 高边
	UART0_RXD	串口 0 接收(发送)



	SPI_D0	SPI 数据输出(输入)
	SDA	I2C 数据
	TIM0_CH1	Timer0 通道 1
	ADC_TRIGGER	ADC 触发信号输出(用于调试)
	ADC_CH6	ADC 通道 6
	CMP0_IN	比较器 0 负端输入
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI7	外部 GPIO 中断信号 7
	WK3	外部唤醒信号 3
42	P0_7	P0.7
	UART0_TXD	串口 0 发送(接收)
	SCL	I2C 时钟
	TIM0_CH1	Timer0 通道 1
	ADC_CH5	ADC 通道 5
	OPAx_OUT	运放输出
	PU	内置 10k Ω 上拉电阻, 软件可关闭
	EXTI5	外部 GPIO 中断信号 5



3.1.4 引脚复用

表 3-3 LKS32AT03xB 引脚功能选择

Port	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF0
P0.0			MCPWM_BKIN0	UART0_R(T)XD						ADC_CH10/REF/LDO15/DAC_OUT
P0.1					SPI_CS					OPA0_IP_B
P0.2					SPI_DI(O)					RST_n
P0.3								TIM1_CH0		OPA0_IN_B
P0.4		HALL_IN0	MCPWM_CH1N	UART0_R(T)XD	SPI_CS	SCL		TIM1_CH0	ADC_TRIGGER	ADC_CH1/CMP0_IP2
P0.5		HALL_IN1	MCPWM_BKIN1	UART0_T(R)XD		SDA		TIM1_CH1		ADC_CH2/CMP0_IP1
P0.6		HALL_IN2								ADC_CH3/CMP0_IP0
P0.7				UART0_T(R)XD		SCL	TIM0_CH1			ADC_CH5/OPA _x _OUT
P0.8	CMP0_OUT		MCPWM_BKIN1	UART0_T(R)XD	SPI_CLK	SCL	TIM0_CH0		ADC_TRIGGER	ADC_CH4/CMP0_IP3
P0.9	CLKO		MCPWM_CH0P	UART0_R(T)XD	SPI_DO(I)	SDA	TIM0_CH1		ADC_TRIGGER	ADC_CH6/CMP0_IN
P0.10	CLKO		MCPWM_CH0P				TIM0_CH0	TIM1_CH0		
P0.11			MCPWM_CH0N		SPI_CLK			TIM1_CH1		
P0.12			MCPWM_CH1P		SPI_DO(I)		TIM0_CH1			
P0.13			MCPWM_CH1N		SPI_DI(O)			TIM1_CH1		
P0.14			MCPWM_CH2P				TIM0_CH0			
P0.15			MCPWM_CH2N					TIM1_CH0		



Port	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF0
P1.1										OPA0_IP
P1.2										OPA0_IN
P1.3					SPI_CS			TIM1_CH0		OPA1_IP
P1.4	CMP1_OUT				SPI_CS		TIM0_CH1			CMP1_IN
P1.5			MCPWM_BKIN0		SPI_DI(O)	SCL		TIM1_CH1		ADC_CH8/OPA1_IN/CMP1_IP0
P1.6	CMP1_OUT	HALL_IN1	MCPWM_CH2N	UART0_T(R)XD			TIM0_CH1		ADC_TRIGGER	ADC_CH7/CMP1_IP2
P1.7	CMP0_OUT	HALL_IN0	MCPWM_CH2P	UART0_R(T)XD			TIM0_CH0		ADC_TRIGGER	CMP1_IP1
P1.8	SWCLK	HALL_IN2	MCPWM_CH3P	UART0_T(R)XD		SCL		TIM1_CH0	ADC_TRIGGER	CMP1_IP3
P1.9	SWDAT		MCPWM_CH3N	UART0_R(T)XD		SDA		TIM1_CH1		ADC_CH9

表 3-3 LKS32AT03xC 引脚功能选择

Port	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF0
P0.0			MCPWM_BKIN0	UART0_R(T)XD						ADC_CH10/REF/LDO15/DAC_OUT
P0.1					MCPWM_CH3N					OPA0_IP_B
P0.2					SPI_DI(O)					RST_n
P0.3								MCPWM_CH3P		OPA0_IN_B
P0.4		HALL_IN0	MCPWM_CH1N	UART0_R(T)XD	SPI_CS	SCL		TIM1_CH0	ADC_TRIGGER	ADC_CH1/CMP0_IP2
P0.5		HALL_IN1	MCPWM_BKIN1	UART0_T(R)XD				TIM1_CH1		ADC_CH2/CMP0_IP1
P0.6		HALL_IN2								ADC_CH3/CMP0_IP0
P0.7				UART0_T(R)XD		SCL	TIM0_CH1			ADC_CH5/OPA _x _OUT
P0.8	CMP0_OUT		MCPWM_BKIN1	UART0_T(R)XD	SPI_CLK	SCL	TIM0_CH0		ADC_TRIGGER	ADC_CH4/CMP0_IP3
P0.9	CLKO		MCPWM_CH0P	UART0_R(T)XD	SPI_DO(I)	SDA	TIM0_CH1		ADC_TRIGGER	ADC_CH6/CMP0_IN
P0.10	CLKO		MCPWM_CH0P				TIM0_CH0	TIM1_CH0		
P0.11			MCPWM_CH0N		SPI_CLK			TIM1_CH1		
P0.12			MCPWM_CH1P		SPI_DO(I)		TIM0_CH1			
P0.13			MCPWM_CH1N		SPI_DI(O)			TIM1_CH1		
P0.14			MCPWM_CH2P				TIM0_CH0			
P0.15			MCPWM_CH2N					TIM1_CH0		

Port	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF0
P1.1										OPA0_IP
P1.2										OPA0_IN
P1.3					SPI_CS			TIM1_CH0		OPA1_IP
P1.4	CMP1_OUT				SPI_CS		TIM0_CH1			CMP1_IN
P1.5			MCPWM_BKIN0		SPI_DI(O)	SCL		TIM1_CH1		ADC_CH8/OPA1_IN/CMP1_IP0
P1.6	CMP1_OUT	HALL_IN1	MCPWM_CH2N	UART0_T(R)XD			TIM0_CH1		ADC_TRIGGER	ADC_CH7/CMP1_IP2
P1.7	CMP0_OUT	HALL_IN0	MCPWM_CH2P	UART0_R(T)XD			TIM0_CH0		ADC_TRIGGER	CMP1_IP1
P1.8	SWCLK	HALL_IN2	MCPWM_CH3P	UART0_T(R)XD		SCL		TIM1_CH0	ADC_TRIGGER	CMP1_IP3
P1.9	SWDAT		MCPWM_CH3N	UART0_R(T)XD		SDA		TIM1_CH1		ADC_CH9



4 封装尺寸

4.1 LKS32AT039PXL5G6Q9B(C)

QFN42(6*6) Profile Quad Flat Package:




图 4-1 LKS32AT039PXL5G6Q9B(C)封装图示



5 电气性能参数

LKS32AT039PXL5G6Q9B 芯片内部集成 3P3N MOS, 其中 MCU 部分电气参数如下列表格所示。

表 5-1 LKS32AT03x 电气极限参数

参数	最小	最大	单位	说明
MCU 电源电压(AVDD)	-0.3	+6.0	V	
MOS 电源电压(PVDD)	-0.3	+40.0	V	
5V LDO 输入电压(VIN)	-0.3	+40.0	V	
LIN PHY 电源电压(VBAT)	-0.3	+58.0	V	
LIN 引脚电压	-58	+58	V	
5V LDO 输出电流		100	mA	
工作温度	-40	+150	°C	指芯片表面温度
存储温度	-55	+150	°C	
结温	-	150	°C	
引脚温度	-	255	°C	焊接 30 秒

表 5-2 LKS32AT03x 建议工况参数

参数	最小	典型	最大	单位	说明
MCU 电源电压(AVDD)	2.5	5	5.5	V	
模拟工作电压(AVDD _A)	2.8	5	5.5	V	REF2VDD=0, ADC 选择 2.4V 内部基准
	2.4	5	5.5	V	REF2VDD=1, ADC 选择 AVDD 为基准
MOS 电源电压(PVDD)		24	40	V	
5V LDO 输入电压(VIN)	5.5	12	40	V	
LIN PHY 电源电压(VBAT)	5.5	12	27	V	

运算放大器可以在 2.5V 下工作, 但输出幅度受限。

表 5-3 LKS32AT03x ESD 性能参数

项目	管脚	最小	最大	单位
ESD测试 (HBM)	MCU(PIN1-11, 16, 35-42)	-6000	6000	V
	PWR(PIN12, 13, 17, 18, 21, 22, 25-28, 31, 32)	-2000	2000	V
	LIN(PIN14, 15)	-4000	4000	V
	MOS(PIN19, 20, 23, 24, 29, 30, 33, 34)	-6000	6000	V

根据《MIL-STD-883J Method 3015.9》，在 25℃，55%相对湿度环境下，在被测芯片的所有 IO 引脚施加进行静电放电 3 次，每次间隔 1s。测试结果显示芯片抗静电放电等级达到 Class 3A $\geq 4000V$ ， $< 8000V$ 。

表 5-4 LKS32AT03x Latch-up 性能参数

项目	管脚	最小	最大	单位
Latch-up 电流 (85℃)	MCU/LIN(PIN1-9, 12, 15,	-200	200	mA



	36-42)			
	MOS(PIN19, 20, 23, 24, 29, 30, 33, 34)	-1	1	A

根据《JEDEC STANDARD NO.78E NOVEMBER 2016》，对所有电源 IO 施加过压 8V，在每个信号 IO 上注入 200mA 电流。测试结果显示芯片抗栓锁等级为 200mA。

表 5-5 LKS32AT03x IO 极限参数

参数	描述	最小	最大	单位
V_{IN-LIN}	LIN引脚输入电压范围	-58	58	V
V_{IN}	GPIO信号输入电压范围	-0.3	6.0	V
I_{IN_PAD}	单个GPIO最大注入电流	-11.2	11.2	mA
I_{IN_SUM}	所有GPIO最大注入电流	-50	50	mA

表 5-6 LKS32AT03x IO DC 参数

参数	描述	AVDD	条件	最小	最大	单位
V_{IH}	数字IO输入高电压	5V	-	$0.7 \cdot AVDD$		V
		3.3V		2.0		
V_{IL}	数字IO输入低电压	5V	-		$0.3 \cdot AVDD$	V
		3.3V			0.8	
V_{HYS}	施密特迟滞范围	5V	-	$0.1 \cdot AVDD$		V
		3.3V				
I_{IH}	数字IO输入高电压，电流消耗	5V	-		1	uA
		3.3V				
I_{IL}	数字IO输入低电压，电流消耗	5V	-	-1		uA
		3.3V				
V_{OH}	数字IO输出高电压		最大驱动电流 11.2mA	$AVDD-0.8$		V
V_{OL}	数字IO输出低电压		最大驱动电流 11.2mA		0.5	V
R_{pup}	上拉电阻大小*			8	12	kΩ
R_{io-ana}	IO与内部模拟电路间连接电阻			100	200	Ω
C_{IN}	数字IO输入电容	5V	-		10	pF
		3.3V				

*仅部分 IO 内置上拉，详见引脚说明章节

LKS32AT039PXL5G6Q9B 集成了由 4 对 P-N 功率 MOS 组成的四相桥式电路。

表 5-8 LKS32AT039PXL5G6Q9B 功率 MOS 桥式电路参数

参数	最小	典型	最大	单位	说明
输出电流(I_{OUT})		0.5	2	A	MOS 驱动电流典型值为 500mA，超过 800mA 需要考虑芯片温升，并保证芯

						片结温不超过 150℃
导通阻抗	R _{DSON_N}		110		mΩ	VCC = 5V~24V, I _{OUT} = 0.5A~2A, 25℃
	R _{DSON_P}		190			




图 5-1 AT039 MOS Rdson 温升曲线




图 5-2 AT039 电源推荐应用图

表 5-9 LKS32AT039PXL5G6Q9B 电流消耗 IDDQ

主时钟	工况	3.3V	5V	单位
48MHz	开启CPU、flash、SRAM、MCPWM、Timer、以及所有模拟模块，IO不动作	8.570	8.650	mA
4MHz	开启CPU、flash、SRAM、MCPWM、Timer、以及除PLL之外的所有模拟模块，IO不动作	3.012	3.165	mA
64kHz		2.445	2.618	mA
-	深度休眠，关闭PLL，BGP等，只保留64kHz LRC	27	30	uA
-	所有模拟模块	2.4	2.55	mA

表 5-10 LKS32AT039PXL5G6Q9B 休眠功耗

参数	测试条件		最小值	典型值	最大值	单位
I_{BAT} (V_{BAT} 引脚电流)	休眠模式: $V_{LIN}=V_{BAT}$ $V_{WAKE_N}=V_{BAT}$ $V_{TXD}=0V$ $V_{SLP_N}=0V$ $V_{BAT}=12V$		3	10	20	μA
MOS(PVDD)				280		μA
5V LDO(V_{IN})	休眠	$I_{OUT}=0mA$		3	5.5	μA
		$I_{OUT}=0.1mA$		4	6.5	μA
	关断	$V_{EN}=0V$		0.4	2	μA

以上测试如无特别标注，均为室温 25°下测量，由于制造工艺存在器件模型偏差，不同芯片的电流消耗会存在个体差异。

6 模拟性能参数

表 6-1 LKS32AT03x 模拟性能参数

参数	最小	典型	最大	单位	说明
模数转换器 (ADC)					
工作电源	2.8	5	5.5	V	REF2VDD=0, ADC 选择 2.4V 内部基准
	2.4	5	5.5	V	REF2VDD=1, ADC 选择 AVDD 为基准
输出码率		1.2		MHz	$f_{adc}/20$
差分输入信号范围	-2.4		+2.4	V	Gain=1 时; REF=2.4V
	-3.6		+3.6	V	Gain=2/3 时; REF=3.6V
单端输入信号范围	-0.3		AVDD+0.3	V	受限于 IO 口输入电压限制
直流失调(offset)		5	10	mV	可校正
有效位数(ENOB)	10.5	11		bit	
INL		2	3	LSB	
DNL		1	2	LSB	
SNR	63	66		dB	
输入电阻	500k			Ohm	
输入电容		10		pF	
基准电压(REF)					
工作电源	2.5	5	5.5	V	
输出偏差	-9		9	mV	
电源抑制比		70		dB	
温度系数		20		ppm/°C	
输出电压		2.4		V	
数模转换器 (DAC)					
工作电源	2.5	5	5.5	V	
负载电阻	50k			Ohm	
负载电容			50p	F	
输出电压范围	0.05		3	V	
转换速度			1M	Hz	
DNL		1	2	LSB	
INL		2	4	LSB	
OFFSET		5	10	mV	
SNR	57	60	66	dB	
运放(OPA)					
工作电源	3.1	5	5.5	V	
带宽		10	20	MHz	
负载电阻	20k			Ohm	
负载电容			5p	F	
输入共模范围	0		AVDD	V	

参数	最小	典型	最大	单位	说明
输出信号范围	0		2*Vcm	V	最小负载电阻下
OFFSET		10	15	mV	此 OFFSET 为 OPA 差分输入短接时, 测量 OPA_OUT 偏离 0 电平, 得到的等效差分输入端偏差。 OPA 输出端偏差为 OPA 放大倍数 x OFFSET
共模电平(Vcm)	1.65		2.15	V	测量条件: 常温。 运放摆幅=2×min(AVDD-Vcm, Vcm)。建议使用 OPA 单端输出的应用上电后进行 Vcm 测量并进行软件减除校正。更多分析请参考官网应用笔记《ANN009-运放差分 and 单端工作模式区别》
共模抑制(CMRR)		80		dB	
电源抑制(PSRR)		80		dB	
负载电流			500	uA	
摆率(Slew rate)		5		V/us	
相位裕度		60		度	
比较器(CMP)					
工作电源	2.5	5	5.5	V	
输入信号范围	0		AVDD	V	
OFFSET		5	10	mV	
传输延时		0.15		uS	默认功耗
		0.6		uS	低功耗
回差(Hysteresis)		20		mV	HYS='0'
		0		mV	HYS='1'

表 6-2 LKS32AT03x 5V LDO 模块参数

5V LDO					
输入电源	7		20	V	
输出电压	4.75	5	5.25	V	+/-5%精度
Dropout 电压		2		V	
输出电流		40		mA	
纹波抑制		80		dB	
输入去耦电容		0.33		uF	加在 VCCLDO 引脚, 详见引脚说明章节
输出去耦电容		1		uF	加在 AVDD 引脚, 详见引脚说明章节
工作温度范围	-40		125	°C	

模拟寄存器表说明:

地址 0x40000010~0x40000028 是各个模块的校正寄存器, 这些寄存器在出厂之前都会填上各自的校正值。一般情况下用户不要去配置或改变这些值。如果需要对模拟参数进行微调, 需要读取

原校正值，并以此为基础进行微调。

其中空白部分的寄存器必须全部配置为 0(芯片上电后会被复位为 0)。其他寄存器根据应用场合需要进行配置。

7 电源管理系统

7.1 AVDD 引脚电源系统

电源管理系统由 LD015 模块、上电/掉电复位模块(POR)组成。

AVDD 内部给 LD015 模块供电, LD015 为内部所有数字电路、PLL 模块供电。

LD015 上电后自动开启, 无需软件配置, 但 LD015 输出电压可通过软件实现微调。

LD015 的输出电压可通过设置寄存器 LD015TRIM<2:0>来调节, 具体寄存器所对应值见模拟寄存器表说明。LD015 在芯片出厂前已经过校正。

POR 模块监测 LD015 的电压, 在 LD015 电压低于 1.1V 时(例如上电之初, 或者掉电之时), 为数字电路提供复位信号以避免数字电路工作产生异常。

8 时钟系统

时钟系统包括内部 64kHz RC 时钟、内部 4MHz RC 时钟、PLL 电路组成。

64k RC 时钟作为 MCU 系统慢时钟使用,作为诸如滤波模块或者低功耗状态下的 MCU 时钟使用。

4MHz RC 时钟作为 MCU 主时钟使用,配合 PLL 可提供最高到 48MHz 的时钟。

64k 和 4M RC 时钟均带有出厂校正,其中 4M RC 时钟还开放有用户校正寄存器,可进一步将精度校正到 $\pm 0.5\%$ 范围。64k RC 时钟在 $-40\sim 125^{\circ}\text{C}$ 范围内的精度为 $\pm 50\%$, 4M RC 时钟在该温度范围的精度为 $\pm 1.5\%$ 。

4M RC 时钟通过设置 RCHPD = '0'打开(默认打开,设'1'关闭),RC 时钟需要 Bandgap 电压基准源模块提供基准电压和电流,因此开启 RC 时钟需要先开启 BGP 模块。芯片上电的默认状态下,4M RC 时钟和 BGP 模块都是开启的。64k RC 时钟是始终开启的,不能关闭。

PLL 对 4M RC 时钟进行倍频,以提供给 MCU、ADC 等模块更高速的时钟。MCU 和 PWM 模块的最高时钟为 48MHz,ADC 模块典型工作时钟为 24MHz。

PLL 通过设置 PLLPDN='1'打开(默认关闭,设 1 打开),开启 PLL 模块之前,同样也需要开启 BGP(Bandgap)模块。开启 PLL 之后,PLL 需要 6us 的稳定时间来输出稳定时钟。芯片上电的默认状态下,RCH 时钟和 BGP 模块都是开启的,但 PLL 默认是关闭的,需要软件来开启。

9 基准电压源

该基准源为 ADC、DAC、RC 时钟、PLL、温度传感器、运算放大器、比较器和 FLASH 提供基准电压和电流，使用上述任何一个模块之前，都需要开启 BGP 基准电压源。

芯片上电的默认状态下，BGP 模块是开启的。基准源通过设置 BGPPD = '0' 打开，从关闭到开启，BGP 需要约 2us 达到稳定。BGP 输出电压约 1.2V，精度为±0.8%

10 ADC 模块

芯片内部集成 1 路 SAR 结构 ADC，芯片上电的默认状态下，ADC 模块是关闭的。ADC 开启前，需要先开启 BGP 和 4M RC 时钟和 PLL 模块，并选择 ADC 工作频率。默认配置下 ADC 工作时钟是 24M。

ADC 完成一次转换至少需要 17 个 ADC 时钟周期，其中 12 个为转换周期，5 个为采样周期。采样周期可通过配置 SYS_AFE_REG2 里的 SAMP_TIME 寄存器进行设置，要求设置为 3(含)以上，即 8 个 ADC clk 以上的采样时间。推荐值为 3，对应 ADC 的输出数据率 1.2MHz。

ADC 可工作在如下模式：单次单通道触发、连续单通道、单次 1~16 通道扫描、连续 1~16 通道扫描。每路 ADC 都有 16 组独立寄存器对应每一个通道。

ADC 触发事件可以来自外部的定时器信号 T0、T1、T2、T3 发生到预设次数，或者为软件触发。

ADC 带有两种增益模式，通过 SYS_AFE_REG0.GA_AD 进行设置，对应 1 倍和 2/3 倍增益。1 倍增益对应±2.4V 的输入信号，2/3 倍增益对应±3.6V 的输入信号幅度。在测量运放的输出信号时，根据运放可能输出的最大信号来选择具体的 ADC 增益。

11 运算放大器

两路输入输出 rail-to-rail 运算放大器，内置反馈电阻 $R2/R1$ ，外部引脚需串联一个电阻 $R0$ 。反馈电阻 $R2:R1$ 的阻值可通过寄存器 `RES_OPA<1:0>` 设置，以实现不同的放大倍数。具体寄存器所对应值见模拟寄存器表说明。

最终的放大倍数为 $R2/(R1+R0)$ ，其中 $R0$ 是外部电阻的阻值。

运放的两个输入引脚之间需要跨接一个电容，大于等于 15pF 。

对于 MOS 管电阻直接采样的应用，建议接 $>20\text{k}\Omega$ 的外部电阻，以减小 MOS 管关断时，往芯片引脚里流入的电流。

对于小电阻采样的应用，建议接 100Ω 的外部电阻。

放大器可通过设置 `OPAOUT_EN` 选择放大器中的输出信号通过 `BUFFER` 送至 `P0.7` IO 口进行测量和应用。因为有 `BUFFER` 存在，在运放正常工作模式下也可以选择送一路运放输出信号出来。

芯片上电的默认状态下，放大器模块是关闭的。放大器可通过设置 `OPAPDN = '1'` 打开，开启放大器之前，需要先开启 `BGP` 模块。

运放输入正负端内置钳位二极管，电机相线通过一匹配电阻后直接接入输入端，从而简化了 MOSFET 电流采样的外置电路。

12 比较器

内置 2 路比较器，比较器比较速度可编程、迟滞电压可编程、信号源可编程。

比较器的比较延时为 0.15us，还可通过寄存器 CMP_FT 设置为小于 30ns。迟滞电压通过 CMP_HYS 设置为 20mV/0mV。

比较器正负两个输入端的信号来源都可通过寄存器 CMP_SELP<2:0>和 CMP_SELN<1:0>编程，详见寄存器模拟说明。

芯片上电的默认状态下，比较器模块是关闭的。比较器通过设置 CMPxPDN = '1' 打开，开启比较器之前，需要先开启 BGP 模块。

13 温度传感器

芯片内置精度为 $\pm 2^{\circ}\text{C}$ 的温度传感器。芯片出厂前会经温度校正，校正值保存在 **flash info** 区。

芯片上电的默认状态下，温度传感器模块是关闭的。开启传感器之前，需要先开启 **BGP** 模块。

温度传感器通过设置 **TMPPDN=1** 打开，开启到稳定需要约 **2us**，因此需在 **ADC** 测量传感器之前 **2us** 打开。

14 DAC 模块

芯片内置一路 8bit DAC，输出信号的量程为 3/4.8/1.2V。

8bit DAC 可通过配置寄存器 DACOUT_EN=1，将 DAC 输出送至 IO 口 P0.0，可驱动 >50kΩ 的负载电阻和 50pF 的负载电容。

由于 03x 系列芯片没有配备 DAC 硬件校正寄存器，为保证 DAC 输出精度，需要用户根据 DAC 量程不同从 NVR 中读取对应量程的 DAC_{AMC}/DAC_{DC} 校正值，进行软件校正。

记 DAC 期望输出值对应的数字量为 D_{DAC}，增益校正值为 DAC_{AMC}，直流偏置校正值为 DAC_{DC}。其中 DAC_{AMC} 为 10bit 无符号数，DAC_{AMC}[9] 为整数部分，DAC_{AMC}[8:0] 为小数部分，可以表示数值在 1 附近的定点数，0x200 对应 1。设置应如下：

$$\text{SYS_AFE_DAC} = \text{Saturation}(D_{\text{DAC}} * \text{DAC}_{\text{AMC}} - \text{DAC}_{\text{DC}})$$

具体用法请参考官方库函数。

DAC 最大输出码率为 1MHz。

芯片上电的默认状态下，DAC 模块是关闭的。DAC 可通过设置 DACPDN =1 打开，开启 DAC 模块之前，需要先开启 BGP 模块。

15 处理器核心

- 32 位 Cortex-M0 +DIV/SQRT 协处理器
- 2 线 SWD 调试管脚
- 最高工作频率 48MHz

16 存储资源

16.1 Flash

- 内置 flash 包括 32kB 主存储区, 1kB NVR 信息存储区
- 可反复擦除写入不低于 2 万次
- 室温 25°C数据保持长达 100 年
- 单字节编程时间最长 7.5us, Sector 擦除时间最长 5ms
- Sector 大小 512 字节, 可按 Sector 擦除写入, 支持运行时编程
- Flash 数据防窃取(最后一个 word 须写入非 0xFFFFFFFF 的任意值)

16.2 Execute-only zone

部分 16kB flash 容量型号配备 16kB 只执行空间, 在编程加密后具有执行权限, 不具有读写权限。支持反复擦除重新编程。

16.3 SRAM

- 内置 4kB SRAM

17 电机驱动专用 MCPWM

- MCPWM 最高工作时钟频率 48MHz
- 支持最大 4 通道相位可调的互补 PWM 输出
- 每个通道死区宽度可独立配置
- 支持边沿对齐 PWM 模式
- 支持软件控制 IO 模式
- 支持 IO 极性控制功能
- 内部短路保护，避免因配置错误导致短路
- 外部短路保护，根据对外部信号的监控快速关断
- 内部产生 ADC 采样中断
- 采用加载寄存器预存定时器配置参数
- 可配置加载寄存器加载时刻和周期

*MCPWM 的 GPIO 在初始化为输出模式之前，需要插入将 GPIO 配置为 MOS 不导通电平的配置

代码示例如下：

```
GPIO0_PDO |= BIT11 | BIT13 | BIT 15;  
GPIO0_PDO &= ~(BIT10 | BIT12 | BIT14);  
...  
(...GPIO 配置...)  
...
```

18 Timer

- 2 路通用定时器，1 路 16bit 定时器，1 路 32bit 定时器
- 支持捕获模式，用于测量外部信号宽度
- 支持比较模式，用于产生边沿对齐 PWM/定时中断

19 Hall 传感器接口

- 内置最大 1024 级滤波
- 三路 Hall 信号输入
- 24 位计数器，提供溢出和捕获中断

20 LIN 收发器

- LIN 传输数据速率高达 20kbps
- 集成 30kΩ LIN 上拉电阻
- 使用 INH 引脚控制系统级功耗
- 在 LIN 总线和 RXD 输出实现上电/断电无干扰运行
- 保护功能：±58V LIN 总线容错、42V 负载突降支持、IEC ESD 保护、VBAT 输入端上的欠压保护、TXD 显性状态超时、热关断、系统级未供电节点或接地断开失效防护。




图 20-1 电源及休眠相关引脚说明

LIN 收发器的 RXD 引脚连接至 MCU 内核的 P0.8，TXD 引脚连接至 MCU 内核的 P1.7，MCU 内核的 P0.4 控制收发器的 SLP_N 引脚。

在正常模式下，当 MCU 配置 SLP_N 信号出现下降沿，且 SLP_N 的低电平维持时间大于 10us，则 LIN-PHY 进入休眠模式。在休眠模式下 INH 信号将一直处于悬空状态，其他模式下 INH 引脚均为高电平。

根据应用情况，INH/EN 引脚可外接上拉或下拉电阻。当外接下拉电阻时，LIN-PHY 休眠后，INH 信号被外接下拉电阻拉低，5V LDO 被关闭，不再通过 AVDD 向 MCU 供电，此时可取得更小的休眠功耗（5V LDO 供电 VIN 电流 < 1uA）；当外接上拉电阻时，LIN-PHY 休眠后，5V LDO 仍向 MCU 供

电，MCU 可进入休眠。

VCC 为芯片内部集成预驱电源。休眠时不受影响，可在休眠时掉电。

VBAT 为芯片 LIN-PHY 独立供电，VIN 为 5V LDO 供电。通常休眠时不掉电。

LIN TXD 引脚配有 500k Ω 下拉电阻，SLP_N 引脚配有 500k Ω 下拉电阻。

20.1 工作模式

LIN 收发器主要有四种工作模式，分别为休眠模式、待机模式、正常模式和上电模式。

休眠模式：该模式是功耗最低的模式，可通过 LIN 引脚对其进行远程唤醒，或者通过 SLP_N 引脚直接唤醒。在休眠模式下被唤醒的必要条件为：通过 LIN 引脚对其进行远程唤醒的时间必须大于 $t_{wake(dom)LIN}$ (LIN 的唤醒时间 150 μ s)；通过 SLP_N 引脚直接唤醒的时间必须大于 $t_{gotonorm}$ (10 μ s)。LIN-PHY 被唤醒后，可通过 P1.1 引脚进一步唤醒 MCU 内核。

待机模式：当处于休眠模式时，若检测到本地或远程唤醒事件，器件会立即自动进入待机模式，RXD 引脚上的低电平会表示该唤醒过程。器件由休眠模式进入到待机模式后，INH 引脚被置为高。若在待机模式下将 SLP_N 引脚置为高电平，可能会出现以下情况：

- (1) 立即复位唤醒源标志；造成在执行实际模式切换之前($t_{gotonorm}$ 之后)释放掉 TXD 上可能存在的强下拉状态。
- (2) 当 SLP_N 引脚上的高电平维持时间超过 $t_{gotonorm}$ 时，器件进入正常模式。
- (3) RXD 引脚上的唤醒请求信号被立即复位。

正常模式：LIN 总线电平 12V，LIN 接收时，转为 5V 通过 RXD 给到 MCU，发送时将 MCU TXD 转为 12V 输出到总线。在休眠、待机或上电模式下，只要 SLP_N 引脚的高电平维持时间大于 $t_{gotonorm}$ ，器件就会进入正常模式。如果 SLP_N 引脚上的低电平维持时间大于 $t_{gotosleep}$ (10 μ s)，则器件切换到休眠模式。

上电模式：当处于上电模式时，RXD 引脚悬空，TXD 引脚弱下拉，但发送器和接收器均未激活。若 SLP_N 引脚的高电平维持时间大于 $t_{gotonorm}$ ，则器件进入正常模式。

在正常模式下，当 SLP_N 引脚出现下降沿，且 SLP_N 的低电平维持时间大于 $t_{gotosleep}$ ，则进入休眠模式。在休眠模式下 INH 引脚将一直处于悬空状态，其他模式下 INH 引脚均为高电平，可通过外界上拉或下拉电阻控制 5V LDO 使能 EN。若外接上拉，则 5V LDO 始终保持供电，若下拉则在休眠时停止给 MCU 供电，芯片整体休眠功耗会更低。如果 INH 外接下拉，则不推荐使用 SLP_N 进入休眠模式，因为一旦进入休眠后 MCU 供电会被关闭，导致 SLP_N 浮空不再受控。

20.2 BSM 自动寻址

BSM(Bus shunt method)自动寻址,在一个间隔场内完成三次电流源的动作以及总线串联电阻上的电压测量。

当 MCU 收到 LIN 主节点的地址分配命令后,在下一帧的间隔场期间,通过 MCU 的 P1.1、P1.2 来控制两个电流源 CS1、CS2 的打开或闭合,并在间隔场期间完成 LIN 总线串联电阻上的压差测量。MCU 内置运放,用于总线串联电阻压差的放大,将放大后的信号送至 ADC 采样端口,由 MCU 内部的 ADC 来完成采样转换。

第一次电流测量,CS1/2 均断开,此时只有传统节点的上拉电阻电流流过 R_{shunt} ,这个电流叫做背景电流记为 I_{shunt1} 。

第二次电流测量,CS1 闭合,越靠近主机的从节点 R_{shunt} 流过的电流越大,此时 R_{shunt} 流过的电流记为 I_{shunt2} ,如果 $I_{shunt2}-I_{shunt1}>I_{diff}$,则认为这些节点(记为 $Node_{out_of_Pre-selection}$)不是最远的。这个过程叫做 Pre-selection。

第三次电流测量,会有 1 个或少量若干个从节点(记为 $Node_{in_of_Pre-selection}$) R_{shunt} 上的电流小于阈值 I_{diff} ,这些节点参与第三次的电流测量。第三次电流测量过程中, $Node_{out_of_Pre-selection}$ 关闭 CS1, $Node_{in_of_Pre-selection}$ 打开 CS1 和 CS2。由于 $Node_{out_of_Pre-selection}$ 数量很少,因此不会造成主节点灌入电流过大。此时 R_{shunt} 流过的电流记为 I_{shunt3} 。如果 $I_{shunt3}-I_{shunt1}>I_{diff}$,则认为这些节点(记为 $Node_{out_of_Pre-selection}$)不是最远的。如果最远节点之后没有传统 LIN 节点,最远节点 R_{shunt} 上无流经电流,从而被鉴别为最远节点,并接收主节点发来的从机地址。这个过程叫做 Selection。

20.3 LIN-PHY 模块参数

参数	最小	典型	最大	单位	说明
极限参数					
电源电压 V_{BAT}	-0.3		+58.0	V	相对于地
LIN 总线电压 V_{LIN}	-58.0		+58.0	V	相对于地
INH 引脚电压 V_{INH}	-0.3		$V_{BAT}+0.3$	V	
INH 引脚输出电流 $I_{O(INH)}$	-50		15	mA	
结温 T_j	-40		150	°C	
存储温度 T_{STG}	-55		150	°C	
建议工况					
电源电压 V_{BAT}	5.5		27	V	相对于地
LIN 总线电压 V_{LIN}	0		27	V	



逻辑引脚电压 V_{LOGIC}	0		5.25	V	
电气参数					
直流特性 (电源)					
V_{BAT} 引脚电流 I_{BAT}	3	10	20	uA	休眠模式: $V_{\text{LIN}}=V_{\text{BAT}}$, $V_{\text{WAKE_N}}=V_{\text{BAT}}$, $V_{\text{TXD}}=0\text{V}$, $V_{\text{SLP_N}}=0\text{V}$, $V_{\text{BAT}}=12\text{V}$
V_{BAT} 引脚电流 I_{BAT}	150	300	1000	uA	待机模式 (隐性): $V_{\text{INH}}=V_{\text{BAT}}$, $V_{\text{LIN}}=V_{\text{BAT}}$, $V_{\text{WAKE_N}}=V_{\text{BAT}}$, $V_{\text{TXD}}=0\text{V}$, $V_{\text{SLP_N}}=0\text{V}$
V_{BAT} 引脚电流 I_{BAT}	200	620	1200	uA	待机模式 (显性): $V_{\text{BAT}}=12\text{V}$, $V_{\text{INH}}=12\text{V}$, $V_{\text{LIN}}=0\text{V}$, $V_{\text{WAKE_N}}=12\text{V}$, $V_{\text{TXD}}=0\text{V}$, $V_{\text{SLP_N}}=0\text{V}$
V_{BAT} 引脚电流 I_{BAT}	200	320	1200	uA	正常模式 (隐性): $V_{\text{INH}}=V_{\text{BAT}}$, $V_{\text{LIN}}=V_{\text{BAT}}$, $V_{\text{WAKE_N}}=V_{\text{BAT}}$, $V_{\text{TXD}}=5\text{V}$, $V_{\text{SLP_N}}=5\text{V}$
V_{BAT} 引脚电流 I_{BAT}	0.6	1.3	2	uA	正常模式 (显性): $V_{\text{BAT}}=12\text{V}$, $V_{\text{INH}}=12\text{V}$, $V_{\text{WAKE_N}}=12\text{V}$, $V_{\text{TXD}}=0\text{V}$, $V_{\text{SLP_N}}=5\text{V}$
上电复位					
低电平上电复位阈值电压 $V_{\text{th(POR)L}}$	1.6	3.3	3.9	V	
高电平上电复位阈值电压 $V_{\text{th(POR)H}}$	2.3	3.6	4.3	V	
上电复位迟滞电压 $V_{\text{hys(POR)}}$	0.05	0.3	1	V	
V_{BAT} 低电平阈值电压 $V_{\text{th(VBATL)L}}$	3.9	4.3	4.7	V	
V_{BAT} 高电平阈值电压 $V_{\text{th(VBATH)H}}$	4.2	4.5	4.9	V	
V_{BAT} 迟滞电压 $V_{\text{hy(VBATL)}}$	0.05	0.3	1	V	
INH 引脚					
V_{BAT} 到 INH 之间的开启电阻 R_{SW}		20	50	Ω	待机、正常和上电模式下: $I_{\text{INH}}=-15\text{mA}$; $V_{\text{BAT}}=12\text{V}$
高电平泄露电流 I_{LH}	-5	0	5	uA	休眠模式: $V_{\text{INH}}=27\text{V}$; $V_{\text{BAT}}=27\text{V}$
LIN 引脚					
驱动器显性状态限制电流 $I_{\text{BUS_LIM}}$	40		100	mA	$V_{\text{TXD}}=0\text{V}$; $V_{\text{LIN}}=V_{\text{BAT}}=18\text{V}$
上拉电阻 R_{PU}	50	160	250	k Ω	休眠模式: $V_{\text{SLP_N}}=0\text{V}$
接收器隐性输入漏电流 $I_{\text{BUS_PAS_rec}}$			20	uA	$V_{\text{TXD}}=5\text{V}$; $V_{\text{LIN}}=27\text{V}$; $V_{\text{BAT}}=5.5\text{V}$
接收器显性输入漏电流	-600			uA	正常模式; $V_{\text{TXD}}=5\text{V}$; $V_{\text{LIN}}=$

$I_{BUS_PAS_dom}$					0V; $V_{BAT}=12V$
串联二极管的压降 $V_{SerDiode}$	0.4	0.7	1	V	在 R_{slave} 的上拉通路, $I_{SerDiode}=10\mu A$
没有地时的总线电流 $I_{BUS_NO_GND}$	-750		10	μA	$V_{BAT}=27V$; $V_{LIN}=0V$
没有电源时的总线电流 $I_{BUS_NO_BAT}$			10	μA	$V_{BAT}=0V$; $V_{LIN}=27V$
接收器显性翻转阈值电压 V_{BUSdom}			$0.4V_{BAT}$	V	
接收器隐性翻转阈值电压 V_{BUSrec}	$0.6V_{BAT}$			V	
接收器中心翻转阈值电压 V_{BUS_CNT}	0.475		0.525	V_{SUP}	$V_{BUS_CNT}=(V_{th_dom}+V_{th_rec})/2^e$
接收器迟滞阈值电压 V_{HYS}			$0.175V_{BAT}$	V	$V_{HYS}=V_{BUSrec}-V_{BUSdom}$
从机电阻 R_{slave}	20	30	47	k Ω	LIN 和 V_{BAT} 之间的电阻, $V_{LIN}=0V$; $V_{BAT}=12V$
LIN 引脚等效电容 C_{LIN}			30	pF	
显性输出电压 $V_{O(DOM)}$			1.4	V	正常模式; $V_{TXD}=0V$; $V_{BAT}=7V$
			2.0	V	正常模式; $V_{TXD}=0V$; $V_{BAT}=18V$
热关断					
关断结温 $T_{jsd(sd)}$	160	175	200	$^{\circ}C$	
迟滞温度 $T_{jsd(hys)}$		20		$^{\circ}C$	
占空比					
$\delta 1^{[1][2]}$ 占空比 1	0.396				$V_{th(rec)(max)}=0.744 \times V_{BAT}$; $V_{th(dom)(max)}=0.581 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=7 \sim 18V$
	0.396				$V_{th(rec)(max)}=0.76 \times V_{BAT}$; $V_{th(dom)(max)}=0.593 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=5.5 \sim 7V$
$\delta 2^{[2][3]}$ 占空比 2			0.581		$V_{th(rec)(min)}=0.422 \times V_{BAT}$; $V_{th(dom)(min)}=0.284 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=7.6 \sim 18V$
			0.581		$V_{th(rec)(min)}=0.41 \times V_{BAT}$; $V_{th(dom)(min)}=0.275 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=6.1 \sim 7.6V$
$\delta 3^{[1][2]}$ 占空比 3	0.417				$V_{th(rec)(max)}=0.778 \times V_{BAT}$; $V_{th(dom)(max)}=0.616 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=7 \sim 18V$
	0.417				$V_{th(rec)(max)}=0.797 \times V_{BAT}$; $V_{th(dom)(max)}=0.630 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=5.5 \sim 7V$
$\delta 4^{[2][3]}$ 占空比 4			0.590		$V_{th(rec)(min)}=0.389 \times V_{BAT}$; $V_{th(dom)(min)}=0.251 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=7.6 \sim 18V$

			0.590		$V_{th(rec)(min)}=0.378 \times V_{BAT}$; $V_{th(dom)(min)}=0.242 \times V_{BAT}$; $t_{bit}=96\mu s; V_{BAT}=6.1 \sim 7.6V$
时序特性					
总线下降时间 $t_f^{[2]}$			22.5	μs	
总线上升时间 $t_r^{[2]}$			22.5	μs	
总线上升与下降时间差 $\Delta t_{(r-f)}^{[2]}$	-5		5	μs	
发送器传播延时 $t_{P(TX)}^{[2]}$			6	μs	
发送器传播延对称性 $t_{P(TX)sym}^{[2]}$	-2.5		2.5	μs	
接收器传播延时 $t_{P(RX)}^{[4]}$			6	μs	
接收器传播延对称性 $t_{P(RX)sym}^{[4]}$	-2		2	μs	
LIN 显性唤醒时间（远程唤醒） $t_{wake(dom)LIN}$	30	80	150	μs	
WAKE_N 显性唤醒时间（本地唤醒） $t_{wake(dom)WAKE_N}$	7	30	50	μs	
进入正常模式时间 $t_{gotonorm}$	2	5	10	μs	
进入睡眠模式时间 $t_{gotosleep}$	2	5	10	μs	
TXD 显性超时时间 $t_{to(dom)TXD}$	27	55	90	ms	

[1] $\delta 1, \delta 3 = t_{bus(rec)(min)} / 2 \times t_{bit}$

[2] 总线负载情况：(1) $C_{BUS}=1nF, R_{BUS}=1k\Omega$; (2) $C_{BUS}=6.8nF, R_{BUS}=660\Omega$; (3) $C_{BUS}=10nF, R_{BUS}=500\Omega$

[3] $\delta 2, \delta 4 = t_{bus(rec)(max)} / 2 \times t_{bit}$

[4] 接收器输出引脚 RXD 负载情况： $C_{RXD}=20pF, R_{RXD}=2.4k\Omega$

21 通用外设

- 一路 UART，全双工工作，支持 8/9 位数据位、1/2 停止位、奇/偶/无校验模式，带 1 字节发送缓存、1 字节接收缓存，支持 Multi-drop Slave/Master 模式，波特率支持 300~115200
- 一路 SPI，支持主从模式
- 一路 IIC，支持主从模式
- 硬件看门狗，使用 RC 时钟驱动，独立于系统高速时钟，写入保护

22 特殊 IO 复用

LKS03x 特殊 IO 复用注意事项

SWD 协议包含两根信号线：SWCLK 和 SWDIO。前者是时钟信号，对于芯片而言，是输入状态且不会改变输入状态。后者是数据信号，对于芯片而言，在数据传输过程中会在输入状态和输出状态间切换，默认是输入状态。

LKS03x 可实现 SWD 的两个 IO 复用为其它 IO 的功能，SWCLK 复用的 IO 是 P1.8，SWDIO 复用的 IO 是 P1.9。注意事项如下：

- 默认状态是不开启复用，需要软件向 SYS_IO_CFG [6]写 0 开启复用。即芯片硬复位结束后，初始状态是 SWD 用途，SWD 的两个 IO 在芯片内部有上拉(芯片内部上拉电阻约为 10K)，在 IO 用作 SWD 功能时，上拉默认开启且无法关闭。当 IO 用作 GPIO 时，上拉可以通过 GPIO1_PUE[8] 和 GPIO1_PUE[9]来控制。芯片上电复位 30ms 内 P1.8 和 P1.9 固定为 SWD 功能，软件可以向 SYS_IO_CFG[6]写 0，但 IO 功能切换需要等待 30ms 后才生效。30ms 使用 LRC 计数，由于工艺原因存在一定偏差。
- 开启复用后，KEIL 等工具无法直接访问芯片，即 Debug 和擦除下载功能均失效。若需要重新下载程序，有两个方案。
 - 其一，建议使用凌鸥专用离线下载器擦除。软件开启复用的时间，建议保留一定余量，例如 100ms 左右，保证离线下载器能擦除，防止死锁。余量的多少是保证离线下载器擦除的成功率。余量越大，一次性擦除成功的概率越大。
 - 其二，程序内部有退出机制，例如某个其它 IO 电平发生变化(一般为输入)，表明外界需要用 SWDIO，软件重新配置，解除复用。此时，可以恢复 KEIL 的功能。

由于 SWDIO/SWCLK 与内部 MOS 的驱动相连，所以当 PVDD(MOS 电源)正在供电时，SWDIO/SWCLK 不能通信。

SWCLK 复用的注意事项如下：

- 默认状态是不开启复用，需要软件开启复用。即芯片硬复位结束后，初始状态是 SWCLK 用途，SWDCLK 在芯片内部有上拉(芯片内部上拉电阻约为 10K)，应用对初始电平有要求的，需注意。
- 开启复用后，KEIL 等工具无法直接访问芯片，即 Debug 和擦除下载功能均失效。若需要重新下载程序，有两个方案。
 - 其一，建议使用凌鸥专用离线下载器擦除。软件开启复用的时间，建议保留一定余量，例如 100ms 左右，保证离线下载器能擦除，防止死锁。余量的多少是保证离线下载器擦除的成功率。余量越大，一次性擦除成功的概率越大。
 - 其二，程序内部有退出机制，例如某个其它 IO 电平发生变化(一般为输入)，表明外界需要用 SWCLK，软件重新配置，解除复用。此时，可以恢复 KEIL 的功能。

若此时，仅复用了 SWCLK，没有复用 SWDIO，注意事项同上。

RSTN 信号，默认是用于 LKS03x 芯片的外部复位脚。

LKS03x 可实现 RSTN 复用为其它 IO 的功能，复用的 IO 是 P0.2。注意事项如下：



- 默认状态是不开启复用，需要软件向 `SYS_IO_CFG[5]` 写入 1 将 `RSTN` 复用为普通 `GPIO`。即芯片初始状态是 `RSTN` 用途，`RSTN` 在芯片内部有上拉(芯片内部上拉电阻约为 100K)，应用对初始电平有要求的，需注意。
- 默认状态是 `RSTN`，只有 `RSTN` 正常释放后才能开始程序的执行，应用需要保证 `RSTN` 有足够保护，例如外围电路带上拉，若能加电容更佳。
- 开启复用后，`RSTN` 用途失效，若需产生芯片硬复位，源头只能是掉电/看门狗。
- `RSTN` 的复用，不影响 `KEIL` 的使用。

23 订购包装信息

型号	封装形式	每盘/管数量	内盒数量	外箱数量
LKS32AT039PXL5G6Q9B	QFN42	490/盘	4900PCS	29400PCS

24 版本历史

表 24-1 文档版本历史

时间	版本号	说明
2025.07.31	1.34	引脚复用补充 SDA
2025.07.22	1.33	删除 Flash 部分：擦写一个 Sector 的同时读取访问另一个 Sector
2025.07.21	1.32	删除电源检测模块的描述
2025.04.16	1.31	删除 GPIO 数量的描述
2025.02.27	1.30	AT037 独立形成手册
2025.02.14	1.29	增加 LINPHY 相关电气参数的说明，增加 MOS 电流典型值的说明
2025.01.13	1.28	增加 AT037
2024.05.29	1.27	增加 MCPWM 的 GPIO 初始化注意事项
2024.04.10	1.26	更新 DAC 说明
2024.03.13	1.25	增加 AT039 C 版本
2024.02.27	1.24	增加休眠功耗的说明
2023.11.09	1.23	OPA OFFSET 增加说明，更新储存温度
2023.11.7	1.22	器件选型表更新
2023.10.13	1.21	增加电源推荐应用图
2023.10.09	1.20	增加关于芯片工作温度即表面温度范围的说明，修订 MOS 峰值电流说明，增加 Rdson 温升曲线
2023.09.25	1.19	电气性能参数增加 LIN 极限电压 修订焊接温度
2023.09.01	1.18	增加型号 LKS32AT039PXL5G6Q9BM，修正 0 相输出控制通道
2023.08.15	1.17	细化 ESD/LU 等级的说明，修改 Pin7 引脚
2023.07.21	1.16	修改结温为 150°C
2023.05.23	1.15	修改 AT039 管脚说明
2023.04.27	1.14	增加 PVDD(MOS 电源)正在供电时 SWDIO/SWCLK 不能通信的说明
2023.04.03	1.13	修改运放输出范围参数
2023.03.20	1.12	修改结温为 125°C
2023.03.16	1.11	增加 LIN 收发器介绍 修改 UART 支持的数据位
2023.02.24	1.1	修订概述部分关于全桥驱动的描述
2022.12.16	1.0	初始版本

免责声明

LKS 和 LKO 为凌鸥创芯注册商标。

南京凌鸥创芯电子有限公司（以下简称：“Linko”）尽力确保本文档内容的准确和可靠，但是保留随时更改、更正、增强、修改产品和/或 文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。

客户应针对应用需求选择合适的 Linko 产品，详细设计、验证和测试您的应用，以确保满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。

Linko 在此确认未以明示或暗示方式授予 Linko 或第三方的任何知识产权许可。

Linko 产品的转售，若其条款与此处规定不同，Linko 对此类产品的任何保修承诺无效。

Linko 产品禁止用于军事用途或生命监护、维持系统。

如有更早期版本文档，一切信息以此文档为准。

